무어의 법칙 실현에 중요한 공정과 패키징 기술, 인텔 IDM 2.0 전략으로 공정 및 패키징 혁신 가속화

홈 > 기획·특집 > 테크닉
테크닉

PC | 무어의 법칙 실현에 중요한 공정과 패키징 기술, 인텔 IDM 2.0 전략으로 공정 및 패키징 혁신 가속화

권경욱 기자 0   0

인텔은 7월 27일(현지시간) 프로세서 제조 공정 및 패키징 기술에 대해 소개하는 인텔 엑셀러레이티드(Intel Accelerated) 온라인 행사를 통해 IDM 2.0 전략을 공개했다.  


인텔은 이번 발표에서 2025년 및 그 이후 제품 발전을 가속화할 토대가 되는 혁신 기술들을 선보였다. IDM 2.0 전략은 내부 생산 네트워크와 외부 파운드리, 인텔 파운드리를 바탕으로 세계적인 수준의 파운드리를 구축하는 것이 목표다.


이를 통해 현재까지 발표된 내용 중 가장 상세히 공정 및 패키징 기술 로드맵을 공개했다. 10년 여 만에 처음 선보이는 새로운 트랜지스터 아키텍처인 리본펫(RibbonFET) 발표 외에도 업계 최초 후면 전력 공급 방식인 파워비아(PowerVia)를 공개했다. 이와 함께 인텔은 High NA(High Numerical Aperture) EUV라 불리는 차세대 극자외선 리소그래피(EUV)를 빠르게 도입할 계획이라고 발표했다. 인텔은 업계 최초로 High NA EUV 생산 툴을 공급 받을 예정이다.



thumb-3696014431_6pnzZ1tQ_bccea024af5fc533603ac974f5fe6d98395f34c5_600x336.jpg

인텔 프로세서 기술 로드맵


팻 겔싱어(Pat Gelsinger) 인텔 CEO는 글로벌 ‘인텔 엑셀러레이티드(Intel Accelerated)’ 웹 캐스트에서 “인텔은 첨단 패키징 분야에서의 리더십을 바탕으로, 2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신 로드맵을 가속화하고 있다”며, “인텔은 트랜지스터에서 시스템 레벨까지 기술 진보를 제공하기 위해 비교 불가한 혁신들을 활용하고 있다. 주기율표의 모든 원소가 고갈될 때까지 인텔은 무어의 법칙을 지속해 나갈 것이며 실리콘의 마법과 같은 혁신을 거침없이 추구할 것이다”라고 말했다.



thumb-3696014431_9X013xgW_bccea024af5fc533603ac974f5fe6d98395f34c5_600x337.jpg


또한 인텔은 반도체 기술 노드에 대해 업계마다 부르는 이름의 차이가 있고 이는 업계에서도 인지하고 있다며 이들 노드 명명의 모순점에 대해서도 지적했다. 반도체 기술 노드는 낮은 숫자가 미세 공정을 의미하지만 TSMC 연구소 부원장(VP, Vice President)인 Philip Wong은 Hot Chips 3 키노트를 통해 "오늘 날은 숫자에 불과하고 다음 기술 노드를 위한 명칭일 뿐이라며 기술이 실제 구현하는 것과 나노 공정 명을 혼동하지 말자"고 언급한 바 있다.


기존 공정은 트랜지스터 게이트 길이를 이용해 구분했으나 현재는 3D 입체 구조 등의 도입으로 게이트 길이와 공정이 일치 하지 않게 됐다. 이에 인텔은 공정 앞에 붙는 나노미터(nm) 단위를 제외하고 반도체 공정 명칭을 새로 정의했다.



thumb-3696014431_KpVOXSUy_c5ae49666ea902adcd39db62836c051c7d887d31_600x350.jpg

인텔 향후 공정 및 패키징 기술 로드맵 설명하는 팻 겔싱어(Pat Gelsinger) 인텔 CEO 


업계는 기존의 나노미터 기반 프로세스 공정의 명칭이 실제 게이트 길이와는 일치하지 않는다는 사실을 1997년부터 인식해 왔다. 인텔은 반도체 공정에 대한 새로운 명칭을 도입해 고객이 업계 전반의 나노 공정을 보다 정확하게 볼 수 있는 명확하고 일관된 프레임워크를 공개했다. 이러한 명확성은 인텔 파운드리 서비스(Intel Foundry Services, IFS) 출시와 더불어 그 어느 때보다 중요해졌다. 팻 겔싱어 CEO는 “오늘 공개된 혁신은 인텔의 제품 로드맵을 가능하게 할 뿐만 아니라 파운드리 고객에게도 매우 중요한 역할을 할 것”이라며, “IFS에 대한 관심이 높아지고 있고, 오늘 첫 두 주요 고객에 대해 발표하게 되어 매우 기쁘다. 이제 IFS의 활약이 본격적으로 시작될 것”이라고 말했다.



thumb-3696014431_pubwr0ya_de9cd59a4954c568a117e854c901754277e6a3d5_600x310.jpg

새로운 노드 이름과 각 노드를 설명하는 권명숙 인텔코리아 사장 


인텔 기술진은 새로운 노드 이름과 각 노드에서 지원하는 혁신 기술을 다음과 같이 공유했다. 


인텔 7 (Intel 7)은 기존 명칭이 인핸스드 슈퍼핀(Enhanced SuperFin)으로 10나노(10nm) 공정 기반이다. 핀펫(FinFET) 트랜지스터 최적화를 기반으로 인텔 10나노 슈퍼핀(SuperFin)에 비해 와트당 성능을 약 10%~15% 향상시킨다. 인텔 7기반 제품은 2021년 선보일 클라이언트 PC용 앨더 레이크(Alder Lake)와 2022년 1분기 생산 예정인 데이터센터용 사파이어 래피즈(Sapphire Rapids) 등이 포함될 예정이다.


인텔 4(Intel 4)는 기존 명칭은 7나노미터(7nm) 공정이다. EUV 리소그래피를 전면 도입해 초단파 빛을 사용, 매우 세밀하게 인쇄할 수 있다. 인텔 4는 면적 개선 뿐만아니라 와트당 약 20% 성능을 향상하며, 클라이언트 PC용 메테오 레이크(Meteor Lake), 데이터센터용 그래나이트 래피즈(Granite Rapids)를 포함 2023년 제품 출하를 위해 2022년 하반기에는 생산에 들어갈 예정이다.


인텔 3(Intel 3)은 추가적인 핀펫(FinFET) 최적화와 EUV 활용을 높여 인텔 4에 비해 와트당 성능을 약 18% 향상하고 추가적으로 면적도 개선한다. 인텔3는 2023년 하반기에 제품 생산을 시작한다.


인텔 20A(Intel 20A)는 옹스트롬(0.1nm) 시대를 여는 주요한 두 가지 혁신 기술인 리본펫과 파워비아를 활용한다. 리본펫은 인텔이 GAA(Gate-all-around) 트랜지스터를 적용한 것으로, 이는 인텔이 2011년 핀펫 이후 처음 선보이는 새로운 트랜지스터 아키텍처이다. 이 기술은 더 빠른 트랜지스터 스위칭 속도를 제공하는 동시에 더 작은 면적 구현이 가능하며 다중 핀과 구동 전류가 동일하다. 파워비아는 업계 최초로 후면 전력 공급을 구현한 인텔만의 제품으로 웨이퍼 전면에 전력 라우팅이 필요하지 않아 신호 전송을 최적화했다. 인텔 20A는 2024년에 생산에 들어갈 것으로 예상한다. 인텔 20A 공정 기술을 활용해 퀄컴(Qualcomm)과 협력할 수 있는 기회도 기대하고 있다.


2025년 이후: 인텔 20A를 넘는 인텔 18A는 트랜지스터 성능을 다시 한 번 높일 리본펫의 향상과 함께 2025년 초를 목표로 이미 개발 중에 있다. 인텔은 또한 차세대 High NA EUV를 정의, 구축, 배치하기 위해 노력하고 있으며 업계 최초로 생산 툴을 제공 받을 계획이다. 인텔은 현재 세대의 EUV를 뛰어 넘는 업계 혁신의 성공을 확보하기 위해 ASML과 긴밀히 협력하고 있다. 


인텔 수석 부사장 겸 기술 개발 부문 총괄인 앤 켈러허(Ann Kelleher) 박사는 “인텔은 업계를 비약적으로 발전시킨 오랜 토대가 되는 공정 혁신의 역사를 가지고 있다”며, “90나노 스트레인드 실리콘, 45 나노 High-k 메탈 게이트, 22나노 핀펫으로의 전환을 이끌었다. 인텔 20A는 리본펫과 파워비아의 두 가지 획기적인 혁신을 통해 공정 기술의 또 다른 분수령이 될 것이다”라고 말했다.



thumb-3696014431_GmYRJou9_bccea024af5fc533603ac974f5fe6d98395f34c5_600x335.jpg


인텔의 새로운 IDM 2.0 전략으로 무어의 법칙의 효용을 실현하는데 있어 패키징 기술이 더욱 중요해지고 있다. 인텔은 아마존웹서비스(AWS)가 인텔 파운드리 서비스(IFS) 패키징 솔루션의 첫 고객이 될 것이라고 발표했으며, 인텔은 다음과 같은 업계 최고의 첨단 패키징 로드맵을 제공할 것이라고 밝혔다.


EMIB는 2017년부터 관련 제품이 출하되는 등 업계 최초의 2.5D 임베디드 브릿지 솔루션으로 업계 리더십을 유지해오고 있다. 사파이어 래피즈는 임베디드 멀티다이 인터커넥트 브릿지(EMIB)와 함께 대량으로 출하되는 최초의 제온 데이터센터 제품이 될 예정이다. 아울러, 모놀리식 설계와 거의 동일한 성능을 제공하는 업계 최초의 듀얼 레티클 크기의 장치가 될 것이다. 사파이어 래피즈 이후 차세대 EMIB는 범프(bump) 피치를 55 마이크론에서 45마이크론으로 개선할 예정이다.


포베로스(Foveros)는 웨이퍼 수준의 패키징 기능을 활용해 최초의 3D 적층 솔루션을 제공한다. 메테오 레이크는 2세대 포베로스를 적용할 클라이언트용 제품이다. 해당 제품의 특징으로는 36 마이크론 범프 피치, 여러 공정 기술로 만든 타일, 5 ~ 125W의 열 설계 전력 범위 등이다.


포베로스 옴니(Foveros Omni)는 실리콘 다이를 서로 연결하고 모듈 설계를 위한3D 적층 기술을 활용해 무한한 유연성과 성능을 제공하는 차세대 포베로스 기술이다. 포베로스 옴니는 여러종류의 공정으로 생산된 상부 다이와 기본 타일을 혼용하여 다이 분리가 가능하며, 2023년에 대량 생산 가능할 것으로 예상한다.


포베로스 다이렉트(Foveros Direct)는 낮은 저항으로 구리와 구리를 서로 직접 연결할 수 있으며, 웨이퍼와 패키징의 경계를 모호하게 한다. 포베로스 다이렉트는 3D 적층 상호연결 밀도를 10 마이크론 이하로 범프 피치를 구현하여 이전에는 달성할 수 없었던 기능별로 다이를 분리할 수있는 새로운 개념을 제시했다. 포베로스 다이렉트는 포베로스 옴니를 상호 보완하는 제품으로 2023년 준비될 예정이다.



thumb-3696014431_FXNR9QoO_24773e9f94ee4f0517abb5de872d6664e9a7670a_600x341.jpg

인텔 액셀러레이티드 발표 내용을 설명하는 나승주 인텔코리아 상무 


한편 인텔코리아는 27일 국내 매체 대상 온라인 기자간담회를 개최하고, 권명숙 인텔코리아 사장과 나승주 인텔코리아 상무가 이날 오전 6시에 글로벌 웹캐스트를 통해 전달한 인텔 액셀러레이티드(Intel Accelerated) 발표 내용을 설명했다.

 

ⓒ 블루프레임(https://www.blueframe.co.kr) 무단전재 및 재배포금지

, , , , , , , , , , , ,

Facebook Twitter GooglePlus KakaoStory NaverBand Naver Tumblr Pinterest 신고
0 개의 댓글이 있습니다.
많이 본 뉴스
인기기사