삼성전자 3차원 적층 패키지 기술 X-Cube 적용 테스트칩 생산 성공, 업계최초로 7나노 EUV 시스템반도체에 적용

삼성전자가 업계최초로 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 엑스큐브(X-Cube, eXtended-Cube)를 적용한 테스트칩 생산에 성공했다고 밝혔다. 

X-Cube는 전공정을 마친 웨이퍼 상태의 복수의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술이다. 시스템반도체는 일반적으로 CPU·GPU·NPU 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory, 자주 하는 작업이나 동작을 저장해두는 임시기억공간으로 주기억장치인 DRAM을 통하지 않고서 빠른 작업을 가능하게 함) 역할을 하는 SRAM 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다.

X-cube 기술은 로직과 SRAM(Static Random Access Memory)을 단독으로 설계·생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다.

또한, 실리콘관통전극(TSV, Through Silicon Via : 와이어를 이용해 칩을 연결하는 대신 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술로 속도와 소비전력을 크게 개선할 수 있음) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상 시킬 수 있고 전력 효율도 높일 수 있다.

이 외에도 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도 극대화할 수 있다는 장점이 있다. 이를 통해 슈퍼컴퓨터·인공지능·5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상된다.

글로벌 팹리스 고객은 삼성전자가 제공하는 X-Cube 설계방법론(Design Methodology)과 설계툴(Design Flow)을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있다. 이미 검증된 바 있는 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다.

삼성전자 파운드리사업부 마켓전략팀 강문수 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다”며 “삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다”고 밝혔다.

삼성전자는 3차원 적층 패키지 기술인 X-Cube(eXtended-Cube)를 적용한 테스트칩 생산에 성공함으로써 이를 통해 파운드리 업계 1위인 TSMC를 따라잡을 수 있는 토대를 마련했다. 삼성전자는 최첨단 EUV 초미세 전공정뿐 아니라 후공정에서도 첨단 기술 경쟁력을 확보하게 됐으며 이는 반도체 비전 2030을 달성하는 데 큰 역할을 할 것으로 예상된다. 삼성 반도체 비전 2030은 2030년까지 시스템 반도체 분야에서 글로벌 1위로 올라선다는 로드맵을 담은 것으로 지난해 4월 발표한 바 있다. 이는 글로벌 메모리 반도체 시장에 이어 시스템 반도체 시장에서도 선두주자로 나서겠다는 청사진을 말한다. 관련 연구개발(R&D) 및 생산시설 확충에 총 133조원(R&D 73조원, 시설 60조원)을 투자하는 동시에 전문 인력 약 1만5천명을 채용하는 것을 골자로 한다.

삼성전자는 비메모리 반도체를 포함한 바이오, 미래형 자동차 등 정부가 지난해 4월 중점 육성 산업으로 선정한 3대 분야에서도 공격적인 투자와 고용에 나서고 있다.

한편 삼성전자는 8월 16일부터 18일까지 온라인으로 진행되는 HPC·AI 등의 고성능 반도체 관련 연례 학술 행사인 핫 칩스(Hot Chips) 2020에서 X-Cube의 기술 성과를 공개할 계획이다.