생산성 20% 향상과 전력소비 15% 감소, SK하이닉스 2세대 10나노급(1y) DDR4 D램 내년 1분기부터 공급 시작

SK하이닉스(SK Hynix)가 2세대 10나노(10nm)급 D램(DRAM)을 개발했다고 밝혔다.

D램 가격 하락 및 중국의 시장 진입 우려가 더해지는 가운데 SK하이닉스는 최신 기술로 이에 대응했다. 2세대 10나노급(1y) D램 개발이 그것이다. 2세대는 1세대(1x) 대비 생산성은 약 20% 향상, 전력 소비는 15% 이상 감소해 높은 전력 효율을 제공하며 데이터 전송 속도도 DDR4 규격이 지원하는 최고 속도인 3200Mbps까지 구현 가능한 것이 특징이다.

2세대에는 데이터 전송 속도 향상을 위해 4Phase Clocking 설계 기술이 도입됐다. 이는 데이터 전송 시 주고 받는 신호를 기존대비 두 배로 늘려 제품의 동작 속도와 안정성을 향상시킨 기술로 고속도로 톨게이트의 요금 정산소를 늘려 차량의 통행을 원활히 하는 것과 같은 이치다.

SK하이닉스가 개발한 2세대 10나노급(1y) DDR4 D램

SK하이닉스는 전력소비를 줄이고 데이터 오류발생 가능성을 낮추기 위해 독자적인 센스 앰프(Sense Amp, D램 셀에 작은 전하 형태로 저장되어있는 데이터를 감지하고 증폭시켜 외부로 전달하는 역할을 하는 기술) 제어 기술도 도입했다. 해당 기술은 D램 셀에 작은 전하 형태로 저장되어있는 데이터를 감지하고 증폭시켜 외부로 전달하는 센스 앰프의 성능을 강화하는 기술이다.

D램에서는 이처럼 센스 앰프의 역할이 중요한데, 공정이 미세화될수록 트랜지스터의 크기가 줄어들어 데이터 감지 오류 발생 가능성이 높아진다. SK하이닉스는 이를 극복하기 위해 트랜지스터의 구조를 개선해 오류 발생 가능성을 낮췄다. 또한, 데이터 증폭/전달 기능을 하는 회로에 전력 소모가 낮은 내부 전원을 추가해 동작에 필요한 만큼의 전력만을 공급함으로써 불필요한 전력 사용을 방지했다.

SK하이닉스의 10나노급 미세공정을 적용한 8Gbit(기가비트) DDR4 D램은 삼성전자에 이어 두 번째다. 삼성전자는 지난해 11월 세계 최초로 2세대 10나노급 8Gb DDR4 D램을 양산한 바 있다. D램 시장 점유율 3위인 마이크론(Micron)은 올해 초 1세대 10나노급 제품 양산을 시작해 기술 격차가 있다. 10나노대 진입 이후부터는 미세공정 난이도가 높아져 3세대 10나노급(1z)을 개발 중인 한국의 기술력을 미국이나 중국 등 다른 DRAM 제조사가 단기간에 따라잡기는 어려울 것으로 내다보고 있다. 

SK하이닉스에 따르면 개발 완료된 2세대 10나노급 DDR4 메모리는 성능과 용량을 모두 갖춘 제품으로 내년 1분기부터 공급을 시작해 시장의 수요에 대응할 예정이다.

한편 올해 하반기에 접어들면서 DRAM 가격 하락세가 이어지고 있으며 중국의 메모리 양산이 예상되고 있다. 그로 인해 내년부터 메모리 과잉 공급 가능성이 제기되면서 DRMA 가격 하락으로 이어질 것으로 전망되고 있다.