도시바, PAM 4로 SSD 속도 및 용량 향상하는 신형 브리지 칩 개발, 28nm CMOS 공정으로 브리지 칩 시제품 제작

홈 > 최신뉴스 > 주요뉴스
주요뉴스

PC | 도시바, PAM 4로 SSD 속도 및 용량 향상하는 신형 브리지 칩 개발, 28nm CMOS 공정으로 브리지 칩 시제품 제작

권경욱 기자 0   0

도시바 메모리 코퍼레이션(Toshiba Memory Corporation, 이하 도시바)이 고속, 대용량 SSD(솔리드 스테이트 드라이브)를 형성하는 브리지 칩을 개발했다고 밝혔다. 


회사는 적은 공간을 차지하고 저전력을 소비하는 브리지 칩을 사용해 브리지 칩을 사용하지 않는 기존 방식 보다 적은 숫자의 고속 신호 라인을 갖고 더 많은 플래시 메모리를 연결하는데 성공했다. 이러한 개발 결과는 샌프란시스코에서 개최된 국제고체회로학회 회의 2019(International Solid-State Circuits Conference, ISSCC 2019)에서 2월 20일 발표됐다.




SSD에서는 플래시 메모리의 작동을 관리하는 컨트롤러에 다수의 플래시 메모리 칩이 연결된다. 더 많은 수의 플래시 메모리 칩이 컨트롤러 인터페이스에 연결됨에 따라 작동 속도가 저하되기 때문에 연결할 수 있는 칩의 수가 제한돼 있다. 용량을 확대하기 위해서는 인터페이스의 수를 늘려야 하지만 그렇게 하려면 엄청나게 많은 수의 고속 신호 라인을 컨트롤러에 연결해야 하므로 SSD기판 위에 결선하기가 더 어려워 진다. 

  

도시바는 컨트롤러와 플래시 메모리 칩을 연결하는 브리지 칩과 세 가지 새로운 기법을 개발함으로써 이 문제를 극복했다. 세 가지 기법은 컨트롤러와 브리지 칩을 고리 모양으로 연결하는 데이지 체인(daisy chains, 다수의 칩을 차례차례로 결선하는 연결 방식)과 PAM 4(펄스 진폭 변조, 4계층 펄스 진폭 변조로 4개 값의 데이터 포함)를 이용한 직렬 통신, 브리지 칩에서 PLL(위상 고정 루프, 정확한 기준 신호를 생성하는 회로) 회로를 제거하기 위한 지터(jitter, 클럭 또는 신호 파형의 시간 영역에 생기는 변동) 개선 기법 등이다.




이러한 기법을 사용함으로써 브리지 칩의 비용을 줄이고 불과 몇 개의 고속 신호 라인을 갖고 다수의 플래시 메모리 칩을 고속으로 작동할 수 있게 한다. 브리지 칩과 컨트롤러를 고리 모양으로 구성하여 브리지 칩에 필요한 트랜시버(transceiver)의 수를 2쌍에서 1쌍으로 줄임으로써 브리지 칩이 차지하는 공간을 줄일 수 있다.


또한 컨트롤러와 데이지 체인 브리지 칩 사이에 PAM 4를 이용한 직렬 통신을 채용함으로써 브리지 칩 회로의 작동 속도를 늦춰 요구되는 성능을 완화한다. PAM 4의 특성을 활용하는 CDR(클럭 및 데이터 복원, 수신된 신호에서 데이터와 클럭을 복원하는 회로)회로는 지터 특성을 향상시켜 브리지 칩에 PLL회로를 채용할 필요성을 없애기 때문에 그 만큼 칩이 차지하는 면적을 줄이고 전력 소비를 낮추게 한다. 

  

28nm CMOS(상보성 금속산화 반도체) 공정을 적용해 브리지 칩의 시제품을 제작했으며 4개의 브리지 칩 시제품을 고리 모양의 데이지 체인으로 컨트롤러와 연결하여 평가했다. 그 결과 모든 브리지 칩과 컨트롤러가 25.6Gbps 속도로 PAM 4통신 성능을 만족스럽게 구현하고 10~12 이하의 BER(비트 오류율, 값이 낮을수록 성능 우수)을 달성할 수 있는 것으로 확인됐다.


앞으로 도시바는 브리지 칩의 성능을 더욱 향상시키면서 칩이 차지하는 면적과 전력 소비를 줄임으로써 지금까지 볼 수 없었던 수준의 고속, 대용량 SSD를 개발하기 위해 계속 노력을 기울일 예정이다.

 

ⓒ 블루프레임(https://www.blueframe.co.kr) 무단전재 및 재배포금지

, , , , , , , , , , , , , , , ,

0 Comments
많이 본 뉴스
인기기사