AMD 차세대 Zen 아키텍처 공개, 이전 대비 IPC 40% 향상과 전력 효율 개선

홈 > 최신뉴스 > 단신
단신

PC | AMD 차세대 Zen 아키텍처 공개, 이전 대비 IPC 40% 향상과 전력 효율 개선

AMD는 올해 하반기 차세대 Zen 프로세서를 공개할 것으로 알려진 가운데 Hot Chips를 통해 Zen 프로세서의 보다 자세한 정보가 공개됐다.


공개된 내용에 따르면 Zen 프로세서는 전세대 대비 IPC가 40% 증가될 것으로 알려졌으며 코어 당 성능 증가도 예상된다.


주요한 변화는 3가지로 소개되었는데 그것은 코어 엔진 향상과 캐쉬 시스템 개선, 저전력을 구현한 것이다.


기존 불도저는 모듈 방식으로 2개의 코어가 공유하는 방식이었는데 모듈 방식에서 벗어나 효율을 높인 코어 디자인을 적용한다. CCX (CPU-Complex)로 불리는 코어는 4개의 코어가 L3 8MB 캐쉬를 공유해 독립적이고 향상된 코어를 구성한다.


캐쉬 시스템도 개선했으며 L3 캐쉬 공유 시스템과 독립된 L2 캐쉬, L1 캐쉬, SRAM을 이용해 L2와 L3 캐쉬를 더 빠르게 동작할 수 있도록 도와준다. L3 캐쉬 SRAM은 기존 아키텍처의 L3 캐쉬 대비 5배 더 높은 대역폭을 제공한다. L1과 L2 캐쉬도 2배 높은 대역폭을 제공하고 FPU 처리도 빨라졌다. 각 코어는 L1I 64KB, L1D 32KB, L2 512KB, L3 8MB 공유 캐쉬가 CCX의 4코어에 제공된다.


인텔의 SMT 기술인 하이퍼스레딩 (HyperThreading)과 유사한 SMT (Simutaneous Multi-threading)을 지원해 각 코어는 2개의 스레드 구현, 각 스레드는 코어의 리소스를 처리한다.


저전력의 구현도 주요한 변화다. 저전력의 구현은 아키텍처 개선 외에도 제조 공정 개선을 통해 가능해졌다. 14nm FinFET 공정으로 이전, L1 캐쉬와 캐쉬 시스템의 전력 감소, 클럭 게이팅 등을 통해 전력 효율을 높였다.


CPU 명령어 셋도 확장되었다. AVX, AVX2, BMI1, BMI2, AES, RDRAND, sMEP, SHA1/SHA256, ADX, CFLUSHopt, XSAVEC/XSAVES/XRSTORS, SMAP를 비롯하여 AMD의 명령어인 CLzero와 PTE Coalescing의 지원도 추가됐다.

 

ⓒ 블루프레임(https://www.blueframe.co.kr) 무단전재 및 재배포금지

, , , , , , , , , , , , , , , , , ,

0 Comments
많이 본 뉴스
인기기사